... L2: Entry 3 of 3

File: JPAB

Feb 7, 1997

PUB-NO: JP409036320A

DOCUMENT-IDENTIFIER: JP 09036320 A

TITLE: FORMING METHOD OF MEMORY CAPACITOR

PUBN-DATE: February 7, 1997

INVENTOR-INFORMATION:

NAME

COUNTRY

YAMATE, MASAHIRO

INT-CL (IPC): H01 L 27/108; H01 L 21/8242; H01 L 27/04; H01 L 21/822

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent dropout of a cylinder part in the case of forming a cylindrical memory capacitor.

SOLUTION: An SiN etching stopper 22 and a poly Si lower layer electrode material are laminated in order on an SiO2 insulating film 20 covering an MOSFET 12, and then an SiO2 dummy pattern 26 is dummy pattern 26 by dry etching, and a lower layer electrode protrusion 28 having an overhang type side wall 28a is formed. A poly Si side wall forming material is laminated on the dummy pattern 26, and then etched by anisotropic etching. Thus a side wall is formed in a region from the side wall 28a of the lower layer electrode protrusion 28 to the side wall 26a of the dummy pattern 26. Next, the dummy pattern 26 is eliminated by etching. In electrode protrusion 28, the side wall is caught in the overhang type side wall 28a, so that the dropout of the side wall can be prevented.

PERWENT-ACC-NO: 1997-171751

DERWENT-WEEK: 199716

COPYRIGHT 2002 DERWENT INFORMATION LTD

TITLE: Formation method of stacked capacitor cylinder type memory e.g. DRAM - by removing dummy pattern after forming side wall on side attachment wall of dummy pattern from lower layer electrode projection changing side wall in forming capacitor insulating film and upper electrode

PRIORITY-DATA: 1995JP-0183036 (July 19, 1995)

PATENT-FAMILY:

 PUB-NO
 PUB-DATE
 LANGUAGE
 PAGES
 MAIN-IPC

 JP 09036320 A
 February 7, 1997
 015
 H01L027/108

INT-CL (IPC): H01 L 21/822; H01 L 21/8242; H01 L 27/04; H01 L 27/108

ABSTRACTED-PUB-NO: JP 09036320A BASIC-ABSTRACT:

The method involves forming a lower layer electrode through an interlayer insulating film (20) on a memory transistor (12) in a substrate. A memory capacitor is formed by which a capacitor insulating film and an upper electrode are formed sequentially on the lower layer electrode. A lower layer conductivity film is formed on the interlayer insulating film.

A dummy pattern (26) is formed on the lower layer conductivity film. A lower layer electrode projection (28) is formed by which the overhang side attachment wall (28a) covers the substrate. A side wall is formed on the side attachment wall of the dummy pattern from the side attachment wall of the lower layer electrode projection. The dummy pattern is removed. The side wall in forming the capacitor insulating film and the upper electrode is changed.

ADVANTAGE - Prevents falling of side wall from lower layer electrode projection since side wall is caught in overhang side attachment wall even if side wall peels from projection. Improves yield of memory capacitor and lessens possibility of side wall to peel from since adhesion of side wall and projection is improved.

L9 ANSWER 7 OF 7 CAPLUS COPYRIGHT 2002 ACS

Full Text

AN 1997:243754 CAPLUS

DN 126:232441

TI Manufacture of memory capacitor in dynamic random-access memory device

IN Yamate, Masahiro

PA Oki Electric Ind Co Ltd, Japan

SO Jpn. Kokai Tokkyo Koho, 15 pp.

CODEN: JKXXAF

DT Patent

LA Japanese

IC ICM H01L027-108

ICS H01L021-8242; H01L027-04; H01L021-822

CC 76-14 (Electric Phenomena)

FAN.CNT 1

PATENT NO.

KIND DATE

APPLICATION NO. DATE

PI\JP 09036320

A2 19970207

JP 1995-183036 19950719

AB The memory capacitor is manufd. on a memory transistor by foring an underlayer elec. conductive film, preferably polycryst. Si, on an interlayer insulating film, forming a dummy pattern on the conductive film, etching the conductive film via the dummy pattern to form an underlayer electrode with overhanging sidewalls, forming sidewalls, preferably from amorphous Si, between the sidewalls of the electrode and the dummy pattern, removing the dummy pattern, preferably after crystn. of the amorphous Si, and forming a capacitor insulating film and an overlayer electrode. The method prevents release of sidewalls and is useful for manuf. of cylindrical stacked capacitors.

ST memory capacitor DRAM sidewall release prevention

IT Memory devices

(DRAM (dynamic random access); manuf. of memory capacitor in dynamic random-access memory device for prevention of releasing sidewall)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-36320

(43)公開日 平成9年(1997)2月7日

	27/108 21/8242 27/04 21/822	識別記号	庁内整理番号	FI H01L	27/10 27/04	621C C	技術表示箇所
--	--------------------------------------	------	--------	------------	----------------	-----------	--------

審査請求 未請求 請求項の数2 OL (全 15 頁)


(21)出願番号	特顧平7-183036	(71)出顧人	000000295
(22)出顧日	平成7年(1995)7月19日	(72)発明者	沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号 山手 正浩 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
		(74)代理人	弁理士 大垣 孝


(54) 【発明の名称】 メモリキャパシタの形成方法

(57)【要約】

【目的】 円筒型メモリキャパシタの形成においてシリンダ部分の脱落を防止する。

【構成】 MOSFET12を覆うSiO2 絶縁膜20上に順次に、Si N エッチングストッパ22及びpolySi下層電極材料を積層し、然る後、下層電極材料上にSiO2ダミーパターン26を形成する。次いでドライエッチングにより、ダミーパターン26を介して下層電極材料をエッチングして、オーバーハング状の側壁28aを有する下層電極突起28を形成する。次いでダミーパターン26上にpolySiサイドウォール形成材料を積層し、然る後、異方性エッチングによりサイドウォール形成材料をエッチングして、下層電極突起28の側壁28a からダミーパターン26の側壁26a にわたる領域に、サイドウォールを形成する。次いでダミーパターン26をエッチング除去する。この除去の際に、サイドウォールが下層電極突起28から剥離することがあっても、サイドウォールはオーバーハング状の側壁28a に引っ掛かるので、サイドウォールの脱落を防止できる。





28 : ドープトpolySi下層電傷突起 28a:オーバーハング状の側盤 30 :サイドウォール形成材料

実施例の説明に供する工程図

10

【特許請求の範囲】

【請求項1】 基板に形成したメモリトランジスタ上に 層間絶縁膜を介して設けた下層電極と、該下層電極上に 順次に設けたキャパシタ絶縁膜及び上層電極とを備えて 成るメモリキャパシタを形成するに当り、

層間絶縁膜上に下層導電性膜を形成する工程と、

前記下層導電性膜上にダミーパターンを形成する工程

前記ダミーパターンを介し下層導電性膜をエッチングし て、前記基板に覆い被さるようなオーバーハング状の側 壁を有する下層電極突起を形成する工程と、

前記下層電極突起の側壁からダミーパターンの側壁にわ たってサイドウォールを形成する工程と、

ダミーパターンを除去した後、サイドウォール上にキャ パシタ絶縁膜及び上層電極を形成する工程とを含んで成 ることを特徴とするメモリキャパシタの形成方法。

【請求項2】 基板に形成したメモリトランジスタ上に 層間絶縁膜を介して設けた下層電極と、該下層電極上に 順次に設けたキャパシタ絶縁膜及び上層電極とを備えて 成るメモリキャパシタを形成するに当り、

層間絶縁膜上にPolySi下層導電性膜を形成する工 程と、

前記PolySi下層導電性膜上にダミーパターンを形 成する工程と、

前記ダミーパターン上にアモルファスSiサイドウォー ル形成材料を形成する工程と、

サイドウォール形成材料をダミーパターンを介しエッチ ングして前記PO1ySi下層電極突起の側壁からダミ ーパターンの側壁にわたってサイドウォールを形成する 工程と、

アモルファスSiサイドウォール形成材料を結晶化した 後、ダミーパターンを除去する工程とを含んで成ること を特徴とするメモリキャパシタの形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、メモリキャパシタの 形成方法に関する。

[0002]

【従来の技術】DRAMにおいて、メモリキャパシタの キャパシタが提案されている。

【0003】円筒型のスタックトキャパシタを形成する 場合、従来は、基板にメモリトランジスタとして形成し たMOSトランジスタを層間絶縁膜で覆い、この層間絶 縁膜上にpolySi第一層を積層する。そしてこの第 一層上にSiO2 ダミーパターンを形成し、然る後、ダ ミーパターン上にpolySi第二層を積層する。次い で異方性エッチングにより、第二層をエッチングしてダ ミーパターン側壁にpolySiサイドウォールを形成 し、さらにこれらダミーパターン及びサイドウォールを 50 【0010】このような形成方法によれば、下層電極突

介し第一層をエッチングしてpolySi下層電極を形 成する。次いでダミーパターンを除去した後、サイドウ オール上にキャパシタ絶縁膜及び上層電極を形成し、こ れら下層電極、キャパシタ絶縁膜及び上層電極から成る スタックトキャパシタを得る。

[0004]

【発明が解決しようとする課題】しかしながら上述した 従来方法では、polySi下層電極を形成した後の工 程において、例えば洗浄、熱処理或は基板搬送といった 工程において、polySi下層電極の表面にSiO2 自然酸化膜を生じる。この自然酸化膜の発生を防止する ことは困難であり、また下層電極表面の全面にわたって 完全に自然酸化膜を除去した状態で、サイドウォールを 形成することも困難である。

【0005】従って下層電極とサイドウォールとの間に は不可避的に自然酸化膜が介在するので、SiO₂ ダミ ーパターンのエッチング除去時にSiO2 自然酸化膜が エッチングされて、サイドウォールが下層電極から剥離 し易い。

20 【0006】しかも従来にあっては、ダミーパターン及 びサイドウォールを介し、異方性エッチングにより、p olySi第一層をエッチングして、polySi下層 電極を形成するので、サイドウォールは、下層電極とは 下層電極の上面において密着することとなる。従ってサ イドウォールは、下層電極から剥離すると、下層電極に 引っ掛からずにそのまま脱落してしまう。

【0007】サイドウォールの脱落した箇所では、キャ パシタメモリの容量を増大させることができず、従って 歩留りの低下を招く。

30 【0008】この発明の目的は上述した従来の問題点を 解決するため、自然酸化膜が存在してもサイドウォール の脱落が生じにくいメモリキャパシタの形成方法を提供 することにある。

[0009]

【課題を解決するための手段及び作用】この目的を達成 するため、請求項1記載の発明のメモリキャパシタの形 成方法は、基板に形成したメモリトランジスタ上に層間 絶縁膜を介して設けた下層電極と、下層電極上に順次に 設けたキャパシタ絶縁膜及び上層電極とを備えて成るメ 容量を増大させるための構造として円筒型のスタックト 40 モリキャパシタを形成するに当り、層間絶縁膜上に下層 導電性膜を形成する工程と、下層導電性膜上にダミーパ ターンを形成する工程と、ダミーパターンを介し下層導 電性膜をエッチングして、基板に覆い被さるようなオー バーハング状の側壁を有する下層電極突起を形成する工 程と、下層電極突起の側壁からダミーパターンの側壁に わたってサイドウォールを形成する工程と、ダミーパタ ーンを除去した後、サイドウォール上にキャパシタ絶縁 膜及び上層電極を形成する工程とを含んで成ることを特 徴とする。

起の側壁は基板に覆い被さるようにオーバーハング状に 傾斜しており、このオーバーハング状の側壁にサイドウ ォールを形成する。従って何らかの要因によって、例え ばサイドウォールと下層電極突起との間に介在する自然 酸化膜がエッチング除去されるといった要因によって、 サイドウォールが下層電極突起から剥離するようなこと があっても、サイドウォールはオーバーハング状の側壁 に引っ掛かるので、サイドウォールが下層電極突起から 抜け落ちるのを防止できる。

【0011】また請求項2記載のメモリキャパシタの形 成方法は、基板に形成したメモリトランジスタ上に層間 絶縁膜を介して設けた下層電極と、下層電極上に順次に 設けたキャパシタ絶縁膜及び上層電極とを備えて成るメ モリキャパシタを形成するに当り、層間絶縁膜上にpo lySi下層導電性膜を形成する工程と、polySi 下層導電性膜上にダミーパターンを形成する工程と、ダ ミーパターン上にアモルファスSiサイドウォール形成 材料を形成する工程と、サイドウォール形成材料をダミ ーパターンを介しエッチングしてpolySi下層電極 突起の側壁からダミーパターンの側壁にわたってサイド ウォールを形成する工程と、アモルファスSiサイドウ ォール形成材料を結晶化した後、ダミーパターンを除去 する工程とを含んで成ることを特徴とする。

【0012】アモルファスSiサイドウォール形成材料 の結晶化を行なった後にサイドウォールを形成しても良 いし、或は、サイドウォールを形成した後にアモルファ スSiサイドウォール形成材料の結晶化を行なっても良

【0013】このような形成方法によれば、ダミーパタ ーン上にアモルファスSiサイドウォール形成材料を積 30 層する。次に、アモルファスSiサイドウォール形成材 料を結晶化(再結晶化或は多結晶化)して、polyS iサイドウォール形成材料を形成する。次に、poly Siサイドウォール形成材料をダミーパターンを介しエ ッチングして、polySiサイドウォールを形成す る。次に、ダミーパターンを除去する。

【0014】或は、ダミーパタン上にアモルファスSi サイドウォール形成材料を積層する。次に、アモルファ スSiサイドウォール形成材料をダミーパターンを介し エッチングして、アモルファスSiサイドウォールを形 40 成する。このサイドウォールは下層電極突起の側壁から ダミーパターンの側壁にかけて残存させたアモルファス Siサイドウォール形成材料である。次に、アモルファ スSiサイドウォールを結晶化(再結晶化或は多結晶 化)して、polySiサイドウォールを形成する。次 に、ダミーパターンを除去する。

【0015】このようにアモルファスSiのサイドウォ ール形成材料或はサイドウォールを結晶化して、pol y Siのサイドウォール形成材料或はサイドウォールを

のpolySiを種結晶として進行し、従ってこの結晶 化によってpolySi下層電極と一体になったpol y Siのサイドウォール形成材料或はサイドウォールを 得ることができる。

【0016】polySi下層電極突起の側壁表層がS iO2 自然酸化膜で覆われていたとしても、アモルファ スSiのサイドウォール形成材料或はサイドウォールを 結晶化する際に、SiOz自然酸化膜が結晶化されpo 1ySi膜になると考えられる。従ってその側壁表層の SiOz 自然酸化膜を必ずしも完全にエッチング除去せ ずとも、下層電極突起と一体になったpolySiのサ イドウォール形成材料或はサイドウォールを得ることが

【0017】またSiO2 自然酸化膜の結晶化 (再結晶 化或は多結晶化)が生じなかったとしても、下層電極突 起の側壁表層の少なくとも一部を露出するように、Si O2自然酸化膜を除去してあれば、露出する側壁表層に おいてpolySi下層電極突起と一体になったpol y Siのサイドウォール形成材料或はサイドウォールを 得ることができる。下層電極突起の側壁表層の自然酸化 膜の全てを完全に除去した状態で、アモルファスSiサ イドウォール形成材料を積層することは困難であるが、 polySi下層電極突起の側壁表層の少なくとも一部 を露出するように、SiO2 自然酸化膜を除去した状態 で、アモルファスSiサイドウォール形成材料を積層す ることは容易である。

【0018】このように下層電極と一体になったサイド ウォール形成材料或はサイドウォールを形成し、その 後、ダミーパターンを除去することにより、サイドウォ ールの剥離や脱落を減少させることができる。

[0019]

【実施例】図1~図6は請求項1記載の発明の第一実施 例の説明に供する工程図である。発明の理解を助けるた め、以下の説明では、メモリトランジスタの形成工程の 説明と共に、この実施例のメモリキャパシタの形成工程 について説明する。

【0020】(基板にメモリトランジスタを形成する工 程)この実施例では、メモリトランジスタ12としてM OSFETを形成するものであって、p-Si基板10 の(100)主面10aに、選択酸化法(LOCOS法 とも称す)によりSiO2フィールド酸化膜14を形成 する(図1(A))。SiO2フィールド酸化膜14 は、素子分離領域の主面10a表層を覆うと共に、素子 形成予定領域の主面10a表層を露出する窓14aを有 する。素子形成予定領域は、メモリトランジスタ12を 形成する予定の領域である。

【0021】次いで素子形成予定領域の主面10aに、 熱酸化法によりゲート絶縁膜形成用の絶縁膜16として SiO2 膜を形成し、然る後、この絶縁膜16上に、C 形成した場合、この結晶化は、下層電極突起の側壁表層 50 VD法によりゲート電極形成用の導電性膜18としてド ープトpolySi膜を積層する(図1(B))。このドープトpolySi膜が含有する不純物は、当該導電性膜に電極としての導電性を付与するための不純物である。

【0022】次いでフォトリソ及びエッチング技術により、ゲート電極形成用のドープトpolySi導電性膜18をエッチングして、素子形成予定領域にドープトpolySiゲート電極121を形成する。ゲート電極121下側の主面10aの表層部分が、メモリトランジスタ12のチャネル領域122として機能する。然をして異方性エッチングにより、ゲート絶縁膜形成用のSiO2 絶縁膜16をエッチングする。このエッチングにより、ドープトpolySiゲート電極121側部に隣接するソース予定領域及びドレイン予定領域の主面10aを露出させて、ドープトpolySiゲート電極121直下にSiO2ゲート絶縁膜123を形成する(図2(A))。ゲート絶縁膜123は、ゲート電極121直下に残存させたSiO2絶縁膜16から成る。

【0023】次いでゲート電極121を介しソース予定 20 領域及びドレイン予定領域に不純物を導入して、ゲート 電極121側部にソース領域124及びドレイン領域1 25を形成し、メモリトランジスタ12を得る(図2 (B))。ここでは、ソース予定領域及びドレイン予定 領域に不純物イオンを注入して、n⁺ - Siソース領域 124及びn+-Siドレイン領域125を形成する。 【0024】メモリトランジスタ12は、チャネル領域 122と、チャネル領域122を挟みチャネル領域12 2に隣接させて設けたソース領域124及びドレイン領 域125と、チャネル領域122上に順次に設けたゲー 30 ト絶縁膜123及びゲート電極121とを備えて成る。 【0025】(メモリトランジスタを層間絶縁膜で覆う 工程)次にこの実施例では、メモリトランジスタ12上 に、CVD法によりSiO2層間絶縁膜20を積層し て、メモリトランジスタ12をSiO2 層間絶縁膜20 で覆う(図3(A))。

【0026】(層間絶縁膜上に下層導電性膜を形成する工程)次にこの実施例では、SiO2層間絶縁膜20上に、CVD法によりSiNエッチングストッパ22を積層する。然る後、フォトリソ及びエッチング技術を用い 40て、SiNエッチングストッパ22及びSiO2層間絶縁膜20にコンタクトホール22a及び20aを形成する(図3(B))。コンタクトホール22a及び20aを、メモリトランジスタ12のソース領域124に対応する領域に形成する。

【0027】SiNエッチングストッパ22は、後工程においてダミーパターンをウエットエッチングして除去するときに、下層電極の下側のSiO2層間絶縁膜20がエッチングされるのを防止するためのものである。【0028】次いでSiNエッチングストッパ22上

に、ドープトpolySi下層導電性膜24を形成する(図4(A))。ドープトpolySi下層導電性膜24は、コンタクトホール22a及び20aを介し、ソース領域124と電気的に接続する。下層導電性膜24として形成するドープトpolySi膜は、当該導電性膜24に電極としての導電性を付与するための不純物を含有する。

6

【0029】ここではシランガスを用いた低圧CVD法により膜厚2000Å程度のアンドープpolySi膜を積層し、然る後、イオン打ち込みエネルギーを60K e V及びイオン注入量を $1.0\times10^{16}ions/cm^2$ として、アンドープpolySi 膜にPイオンを注入して、ドープpolySi 膜を形成する。

【0030】(下層導電性膜上にダミーパターンを形成する工程)次にこの実施例では、ドープトpolySi下層導電性材料24上に、CVD法により、ダミーパターン形成用のパターン材料として膜厚5000Å程度のSiO2膜を積層する。然る後、フォトリソ及びエッチング技術を用い、異方性エッチングにより、SiO2パターン材料をエッチングして、ダミーパターン26を形成する(図4(B))。異方性エッチングによりダミーパターン26を形成するので、ダミーパターン26の側壁は基板10の主面10aに対しほば垂直に切り立った壁となる。

【0031】主面10aの法線方向から見たときのダミーパターン26の形状は、円、四角形、多角形或はそのほかの任意好適な形状とすることができるが、ここでは円形状とする。

【0032】(ダミーパターンを介し下層導電性膜をエッチングして、基板に覆い被さるようなオーバーハング状の側壁を有する下層電極突起を形成する工程)次にこの実施例では、ドライエッチングにより、Si〇2 ダミーパターング26を介し下層導電性膜24をエッチングして、基板10の主面10aに覆い被さるようなオーバーハング状の側壁28aを有するドープトpolySi下層電極突起28を形成する(図5(A))。このようなオーバーハング状の側壁28aの形成は、ドライエッチングのエッチング条件例えばエッチングガスの組成を調整することにより、達成できる。例えば、C12及びSF6の混合ガスをエッチングガスとして用いることができる。

【0033】ここでは、ドープトpolySi下層電極 突起28は逆テーパ状(逆円錐台状)の柱状突起であり、従ってこの突起28の周回り全周にわたってオーバーハング状の側壁28aを形成している。オーバーハング状の側壁28aと主面10aの法線Hとが成す角度α(図5(A))は、後述するサイドウォールが下層電極 突起28から剥離したときにサイドウォールを側壁28に引っ掛けてサイドウォールの脱落を防止できる程度で あればよい。

【0034】またメモリトランジスタ12及びメモリキ ャパシタの配設密度を高めるため、ドープトpolyS i 下層電極突起28を、主面10aの法線方向から見て ソース領域124と重なり合う位置に形成する。下層電 極突起28は、コンタクトホール22a及び20a内に 残存する下層導電性膜24を介して、ソース領域124 と電気的に接続する。

【0035】尚、後述するサイドウォールが下層電極突 起28から剥離したときにサイドウォールを側壁28a れば、下層電極突起28の側壁28aの一部をオーバー ハング状の側壁28aとし残りの側壁28aを主面10 aに対しほぼ垂直な壁としても良い。また場合によって は、下層電極突起28を、主面10aの法線方向から見 てソース領域124と重なり合わない位置に形成しても 構わない。

【0036】次いで通常行なわれる如く洗浄処理を行な う。この洗浄処理により、下層電極突起28の自然酸化 膜(図示せず)が除去される。後述するサイドウォール と下層電極突起28との間に自然酸化膜が介在し、この 20 自然酸化膜がエッチングされてサイドウォールが下層電 極突起28から剥離することがあったとしても、サイド ウォールはオーバーハング状の側壁28aに引っ掛かる のでサイドウォールが下層電極突起28から脱落するの を防止できる。従って下層電極突起28の自然酸化膜を 下層電極突起28全面にわたって完全に除去できなくて も良い。

【0037】(下層電極突起の側壁からダミーパターン の側壁にわたってサイドウォールを形成する工程)次に 厚1000Å程度のアンドープpolySi膜を、低圧 CVD法により、ダミーパターン26上に積層する(図 5 (B))

【0038】次いで熱処理を行なって、ドープトpol ySi下層電極突起28が含有する不純物を拡散及び活 性化させる。ここでは、p-Si基板10を、窒素雰囲 気中に保持して850℃で15分間加熱することによ り、不純物を拡散及び活性化させる。

【0039】次いで異方性エッチングにより、下層電極 突起28の側壁28a及びダミーパターン26の側壁2 40 6 aのサイドウォール形成材料30は残存させるように して、サイドウォール形成材料30をエッチング除去 し、これにより下層電極突起28の側壁28aからダミ ーパターン26の側壁26aにわたってサイドウォール 32を形成する(図6(A))。サイドウォール32 は、側壁28a及び26aに残存させたサイドウォール 形成材料30から成る。

【0040】尚、下層電極突起28の不純物を拡散及び 活性化させるための熱処理によって、下層電極突起28 の側壁近傍部分のサイドウォール形成材料30にも不純 50 エッチング除去の際に、サイドウォール32と下層電極

物が拡散されるので、導電性を有するサイドウォール3 2を形成でき、サイドウォール32を下層電極として機 能させることができる。サイドウォール32への不純物 拡散量が下層電極として機能させるには不十分な場合 は、サイドウォール32に別途不純物を添加すれば良 V1.

8

【0041】(ダミーパターンを除去した後、サイドウ オール上にキャパシタ絶縁膜及び上層電極を形成する工 程)次にこの実施例では、下層電極突起28及びサイド に引っ掛けてサイドウォールの脱落を防止できるのであ 10 ウォール32は実質的にエッチングしないように、選択 的に、ダミーパターン26をエッチング除去する(図6 (B))

> 【0042】ここでは、下層電極突起28はドープトp olySi、サイドウォール32はドープト若しくはア ンンドープpolySi、及び、ダミーパターン28は SiO2 から成るので、任意好適な組成のエッチャント 例えば希フッ酸を用いてウエットエッチングを行なうこ とにより、ダミーパターン28を選択的にエッチング除 去できる。

【0043】次いでサイドウォール32上に順次に、キ ャパシタ絶縁膜形成用の絶縁膜34及び上層電極形成用 の導電性膜36を形成する(図7(A))。

【0044】ここでは、基板面全面にわたる領域上に、 低圧CVD法により膜厚100Å程度のSiN絶縁膜3 4を積層する。次いで、このSiN絶縁膜34上に、低 圧CVD法により膜厚2000Å程度のアンドープpo lySi膜を積層する。然る後、このアンドープpol y S i 膜に、気相拡散法により不純物を拡散させて、ド ープトpolySi膜から成る導電性膜36を得る。ド この実施例では、サイドウォール形成材料30として膜 30 ープトpolySi導電性膜36は、当該膜36に電極 としての導電性を付与するための不純物を含有する。例 えば、POCl3 の蒸気中にp-Si基板10を保持し て、気相拡散により、PをアンドープpolySi膜中 に拡散させて、ドープトpolySi導電性膜36を形 成すれば良い。

> 【0045】次いでホトリソ及びエッチング技術を用い て、ドープトpolySi導電性膜36及びSiN絶縁 膜34を順次にエッチングして、ドープトpolySi 上層電極38及びSiNキャパシタ絶縁膜40を形成 し、メモリキャパシタ42を得る(図7(B))。

【0046】メモリキャパシタ42は、基板10に形成 したメモリトランジスタ12上に層間絶縁膜20を介し て設けた下層電極突起28と、この下層電極突起28上 に順次に設けたキャパシタ絶縁膜40及び上層電極38 とを備えて成る。

【0047】この実施例によれば、下層電極突起28は 逆円錐台状の柱状突起であり、従って下層電極突起28 はその側壁まわり全周にわたってオーバーハング状の側 壁28aを有する。これがため、ダミーパターン26の

突起28の側壁28aとの間に介在する自然酸化膜がエ ッチングされて、サイドウォール32が側壁28aから 剥離することがあったとしても、サイドウォール32は オーバーハング状の側壁28 aに引っ掛かるのでサイド ウォール32が側壁28 aから抜け落ちるのを防止でき る。これがためメモリキャパシタ42を歩留り良く形成 できる。

【0048】図8~図10は請求項1記載の発明の第二 実施例の説明に供する工程図である。以下に述べる第二 実施例の説明では、主として上述した請求項1記載の発 10 明の第一実施例と相違する点につき説明し、上述した請 求項1記載の発明の第一実施例と同様の点についてはそ の詳細な説明を省略する。

【0049】層間絶縁膜20上に下層導電性膜24を形 成する工程までは、上述した請求項1記載の発明の第一 実施例と同様である。

【0050】(下層導電性膜上にダミーパターンを形成 する工程) この実施例では、下層導電性材料24側から 順次に配置した第一層261及び第二層262から成る 2層構造のダミーパターン26を形成する(図8 (A)).

【0051】ここではCVD法により、ドープトpol y S i 下層導電性膜 2 4 上に順次に、膜厚 5 0 0 0 Å程 度のNSG(Nonedope Silicate G lass)第一層形成材料及び膜厚500Å程度のSi N第二層形成材料を積層し、然る後、フォトリソ及びエ ッチング技術を用い、異方性エッチングによりSiN第 二層形成材料及びNSG第一層形成材料をエッチングし て、SiN第二層262及びNSG第一層261から成 る2層構造のダミーパターン26を得る。

【0052】異方性エッチングにより、SiN第二層2 62及びNSG第一層261を形成するので、これら各 層262及び261の側壁は基板10の主面10aに対 しほぼ垂直に切り立った壁となる。

【0053】(ダミーパターンを介し下層導電性膜をエ ッチングして、基板に覆い被さるようなオーバーハング 状の側壁を有する下層電極突起を形成する工程)次にこ の実施例では、2層構造のダミーパターング26を介し て、ドライエッチングによりドープトpolySi下層 面10aに覆い被さるようなオーバーハング状の側壁2 8aを有するドープトpolySi下層電極突起28を 形成する(図8(B))。

【0054】次にこの実施例では、ダミーパターン26 のSiN第二層262をマスクに用いて、NSG第一層 261をアンダーカットして、ダミーパターン26の側 壁26aに凹部26bを形成する(図9(A))。ここ では、ふっ酸をエッチャントに用いたウエットエッチン グにより、NSG第一層261をアンダーカットする。 【0055】(下層電極突起の側壁からダミーパターン 50

の側壁にわたってサイドウォールを形成する工程)次に この実施例では、アンドープpolySiサイドウォー ル形成材料30を、2層構造のダミーパターン26上に 積層する(図9(B))。

10

【0056】次いで熱処理を行なって、ドープトpol ySi下層電極突起28が含有する不純物を拡散及び活 性化させる。

【0057】次いで異方性エッチングにより、ドープト polySi下層電極突起28の側壁28a及びダミー パターン26の側壁26aのサイドウォール形成材料3 0は残存させるようにして、サイドウォール形成材料3 0をエッチング除去し、これにより下層電極突起28の 側壁28aからダミーパターン26の側壁26aにわた ってサイドウォール32を形成する(図10(A))。 【0058】上述したようにダミーパターン26の側壁 26 aには凹部26 bを形成してあるので、この凹部2 6 b に対応する箇所で湾曲したサイドウォール32を形 成できる。

【0059】(ダミーパターンを除去した後、サイドウ 20 ォール上にキャパシタ絶縁膜及び上層電極を形成する工 程)次にこの実施例では、下層電極突起28及びサイド ウォール32は実質的にエッチングしないように、選択 的に、ダミーパターン26をエッチング除去する(図1 0 (B))

【0060】ここでは、ダミーパターン26のSiN第 一層261を、りん酸をエッチャントに用いたウエット エッチングによりエッチング除去し、然る後、ダミーパ ターン26のNSG第二層262を、ふっ酸をエッチャ ントに用いたウエットエッチングによりエッチング除去 30 する。

【0061】次いで図示せずも、SiO2 サイドウォー ル32上に順次に、キャパシタ絶縁膜形成用のSiN絶 縁膜及び上層電極形成用のドープトpolySi導電性 膜を形成し、然る後、これらドープトpolySi導電 性膜及びSiN絶縁膜を順次にエッチングして、ドープ トpolySi上層電極及びSiNキャパシタ絶縁膜を 形成する。

【0062】この実施例によれば、下層電極突起28は 逆円錐台状の柱状突起であり、従って下層電極突起28 導電性膜24をエッチングして、p-Si基板10の主 40 はその側壁まわり全周にわたってオーバーハング状の側 壁28aを有する。これがため、ダミーパターン26の エッチング除去の際に、サイドウォール32と下層電極 突起28の側壁28aとの間に介在する自然酸化膜がエ ッチングされて、サイドウォール32が側壁28aから 剥離することがあったとしても、サイドウォール32は オーバーハング状の側壁28aに引っ掛かるのでサイド ウォール32が側壁28aから抜け落ちるのを防止でき る。これがためメモリキャパシタ42を歩留り良く形成 できる。

【0063】さらにこの実施例によれば、ダミーパター

11 (B))

ン26の側壁26aに凹部26bを形成し、この凹部2 6 b に対応する箇所で湾曲したサイドウォール32を形 成する。従ってこの湾曲したサイドウォール32上にキ ャパシタ絶縁膜及び上層電極を形成することにより、キ ャパシタ面積が増大し、これがためより一層キャバシタ 容量を増大させることができる。

【0064】図11~図13は請求項1記載の発明の第 三実施例の説明に供する工程図である。以下に述べる第 三実施例の説明では、主として上述した請求項1記載の 発明の第一実施例と相違する点につき説明し、上述した 10 請求項1記載の発明の第一実施例と同様の点については その詳細な説明を省略する。

【0065】層間絶縁膜20上に下層導電性膜24を形 成する工程までは、上述した請求項1記載の発明の第一 実施例と同様である。

【0066】(下層導電性膜上にダミーパターンを形成 する工程)この実施例では、下層導電性膜24上に、エ ッチングレートの異なる第一層形成材料及び第二層形成 材料を交互に積層し、これら形成材料をエッチングし て、第一層441及び第二層442を順次に形成し、こ れら第一層441及び第二層442から成る多層構造の ダミーパターン44を形成する。第一層形成材料及び第 二層形成材料のエッチングレートの差を利用することに より、側壁44aに凹部44bを有するダミーパターン 44を形成する。

【0067】ここでは、ドープトpolySi下層導電 性膜24上に順次に、NSG第一層形成材料、PSG (Phospho-Silicate Glass)第 二層形成材料及びNSG第一層形成材料を積層する。然 材料をエッチングして、NSG第一層441、PSG第 二層442及びNSG第一層441を順次に形成し、こ れらNSG第一層441及びPSG第二層442から成 る3層構造のダミーパターン44を形成する(11 (A))。このエッチングは自然酸化膜の除去も兼ね

【0068】エッチャントとして例えばフッ酸を用いた ウエットエッチングでは、PSG第二層形成材料のエッ チングレートはNSG第一層形成材料のエッチングレー トよりも速くなるので、側壁44aに凹部44bを有す 40 るダミーパターン44を形成できる。

【0069】ダミーパターン44の形状従って第一層4 41及び第二層442の形状を、主面10aの法線方向 から見て円形状とする。

【0070】尚、ダミーパターン44の第一層441及 び第二層442の積層個数はそれぞれ、少なくとも1個 とすることができる。

【0071】(ダミーパターンを介し下層導電性膜をエ ッチングして、基板に覆い被さるようなオーバーハング

の実施例では、ダミーパターン44を介して、ドライエ ッチングによりドープトpolySi下層導電性膜24 をエッチングして、p-Si基板10の主面10aに覆 い被さるようなオーバーハング状の側壁28aを有する ドープトpolySi下層電極突起28を形成する(図

12

【0072】(下層電極突起の側壁からダミーパターン の側壁にわたってサイドウォールを形成する工程)次に この実施例では、アンドープpolySiサイドウォー ル形成材料48を、ダミーパターン44上に積層する (図12(A))。

【0073】次いで熱処理を行なって、ドープトpol ySi下層電極突起28が含有する不純物を拡散及び活 性化させる。

【0074】次いで異方性エッチングにより、ドープト polySi下層電極突起28の側壁28a及びダミー パターン44の側壁44aのサイドウォール形成材料4 8は残存させるようにして、サイドウォール形成材料4 8をエッチング除去し、これにより下層電極突起28の 側壁28aからダミーパターン44の側壁44aにわた ってサイドウォール50を形成する(図13)。

【0075】上述したようにダミーパターン44の側壁 44 aには凹部44 bを形成してあるので、この凹部4 4 b に対応する箇所に凸部を有するサイドウォール50 を形成できる。

【0076】(ダミーパターンを除去した後、サイドウ ォール上にキャパシタ絶縁膜及び上層電極を形成する工 程)次にこの実施例では、下層電極突起28及びサイド ウォール50は実質的にエッチングしないように、選択 る後、フォトリソ及びエッチング技術によりこれら形成 30 的に、ダミーパターン44をエッチング除去する(図 1 3(B))。

> 【0077】ここでは、ダミーパターン44のNSG第 一層441及UPSG第二層442を、ふっ酸をエッチ ャントに用いたウエットエッチングによりエッチング除 去する。

【0078】次いで図示せずも、サイドウォール50上 に順次に、キャパシタ絶縁膜形成用のSiN絶縁膜及び 上層電極形成用のドープトpolySi導電性膜を形成 し、然る後、これらドープトPolySi導電性膜及び SiN絶縁膜を順次にエッチングして、ドープトpol y Si上層電極及びSiNキャパシタ絶縁膜を形成す

【0079】この実施例によれば、下層電極突起28は 逆円錐台状の柱状突起であり、従って下層電極突起28 はその側壁まわり全周にわたってオーバーハング状の側 壁28aを有する。これがため、ダミーパターン44の エッチング除去の際に、サイドウォール50と下層電極 突起28の側壁28aとの間に介在する自然酸化膜がエ ッチングされて、サイドウォール50が側壁28aから 状の側壁を有する下層電極突起を形成する工程)次にこ 50 剥離することがあったとしても、サイドウォール50は

オーバーハング状の側壁28aに引っ掛かるのでサイド ウォール50が側壁28aから抜け落ちるのを防止でき る。これがためメモリキャパシタを歩留り良く形成でき

【0080】さらにこの実施例によれば、ダミーパター ン44の側壁44aに凹部44bを形成し、この凹部4 4 bに対応する箇所に凸部を有するサイドウォール50 を形成する。従ってこの凸部を有するサイドウォール5 0上にキャパシタ絶縁膜及び上層電極を形成することに より、キャパシタ面積が増大し、これがためより一層キ 10 ャパシタ容量を増大させることができる。

【0081】図14~図18は請求項2記載の発明の実 施例の説明に供する工程図である。基板にメモリトラン ジスタを形成する工程は請求項1記載の発明の第一実施 例と同様であるので、その説明を省略する。

【0082】(メモリトランジスタを層間絶縁膜で覆う 工程)この実施例では、メモリトランジスタ12上に、 CVD法によりSiO2層間絶縁膜20を積層して、メ モリトランジスタ12をSiO2 層間絶縁膜20で覆う (図14(A))。

【0083】(層間絶縁膜上にpolySi下層導電性 膜を形成する工程)次にこの実施例では、SiO2 層間 絶縁膜20上に、CVD法によりSiNエッチングスト ッパ22を積層する。然る後、フォトリソ及びエッチン グ技術を用いて、SiNエッチングストッパ22及びS i O2 層間絶縁膜20にコンタクトホール22a及び2 Oaを形成する(図14(B))。 コンタクトホール2 2a及び20aを、メモリトランジスタ12のソース領 域124に対応する領域に形成する。

においてドープトpolySi下層導電性膜24をドラ イエッチングして下層電極突起を形成するときに、Si ○2層間絶縁膜20がドライエッチングされるのを防止 するためのものである。

【0085】次いでSiNエッチングストッパ22上 に、ドープトpo1ySi下層導電性膜24を形成する (図15(A))。ドープトpolySi下層導電性膜 24は、コンタクトホール22a及び20aを介し、ソ ース領域124と電気的に接続する。下層導電性膜24 として形成するドープトpolySi膜は、当該導電性 40 膜24に電極としての導電性を付与するための不純物を 含有する。

【0086】ここではシランガスを用いた低圧CVD法 により膜厚2000Å程度のアンドープpolySi膜 を積層し、然る後、イオン打ち込みエネルギーを60K e V及びイオン注入量を1.0×10¹⁶ i o n s / c m ² として、アンドープpolySi膜にPイオンを注入 して、ドープトpolySi膜を形成する。

【0087】(polySi下層導電性膜上にダミーパ ターンを形成する工程)次にこの実施例では、ドープト 50 イドウォール形成材料48を形成する(図17

14 polySi下層導電性材料24上に、CVD法によ り、ダミーパターン形成用のパターン材料として膜厚5 000Å程度のSiО₂ 膜を積層する。然る後、フォト リソ及びエッチング技術を用い、異方性エッチングによ り、SiO2 パターン材料をエッチングして、ダミーパ ターン26を形成する(図15(B))。異方性エッチ ングによりダミーパターン26を形成するので、ダミー パターン26の側壁は基板10の主面10aに対しほぼ 垂直に切り立った壁となる。

【0088】主面10aの法線方向から見たときのダミ ーパターン26の形状は、円、四角形、多角形或はその ほかの任意好適な形状とすることができるが、ここでは 円形状とする。

【0089】(ダミーパターンを介しpolySi下層 導電性膜をエッチングして、polySi下層電極突起 を形成する工程)次にこの実施例では、異方性エッチン グにより、SiOュ ダミーパターング26を介しドープ トpolySi下層導電性膜24をエッチングして、ド ープトpolySi下層電極突起28を形成する(図1 20 6 (A)).

【0090】異方性エッチングにより、ドープトpol y Si 下層電極突起28を形成するので、下層電極突起 28の側壁28aは基板10の主面10aに対しほぼ垂 直に切り立った形状となる。

【0091】メモリトランジスタ12及びメモリキャパ シタの配設密度を高めるため、ドープトpolySi下 層電極突起28を、主面10aの法線方向から見てソー ス領域124と重なり合う位置に形成する。下層電極突 起28は、コンタクトホール22a及び20a内に残存 【0084】SiNエッチングストッパ22は、後工程 30 する下層導電性膜24を介して、ソース領域124と電 気的に接続する。

> 【0092】尚、場合によっては、下層電極突起28 を、主面10aの法線方向から見てソース領域124と 重なり合わない位置に形成しても構わない。

【0093】次いで通常行なわれる如く洗浄処理を行な う。この洗浄処理により、下層電極突起28の自然酸化 膜(図示せず)が除去される。尚、下層電極突起28の 側壁28aの自然酸化膜を、側壁28a全面にわたって 完全に除去できなくても良い。

【0094】(ダミーパターン上にアモルファスSiサ イドウォール形成材料を形成する工程) 次にこの実施例 では、ダミーパターン26上に、低圧CVD法により、 膜厚1000Å程度のノンドープアモルファスSiサイ ドウォール形成材料46を積層する(図16(B))。 成膜温度は560℃程度とする。

【0095】(アモルファスSiサイドウォール形成材 料を結晶化する工程)次にこの実施例では、熱処理を行 なってアモルファスSiサイドウォール形成材料46を 結晶化(多結晶化或は再結晶化)して、polySiサ (A)).

【0096】ここではpolySiサイドウォール形成 材料48を形成するための熱処理はドープトpolyS i 下層電極突起28が含有する不純物を拡散及び活性化 させるための熱処理を兼ねる。例えばp-Si基板10 を、窒素雰囲気中に保持して850℃で15分間加熱す ることにより熱処理を行なって、polySiサイドウ ォール形成材料48の形成と不純物の拡散及び活性化と を行なう。

【0097】アモルファスSiサイドウォール形成材料 10 46を結晶化することにより、ドープトpolySi下 層電極突起28と一体化したpolySiサイドウォー ル形成材料48を形成でき、従って下層電極突起28と サイドウォール形成材料48との密着性を向上できる。 【0098】尚、熱処理によって、下層電極突起28に 対応する部分のサイドウォール形成材料48にも不純物 が拡散されるので、後述するサイドウォール50として 導電性を有するサイドウォールを形成できる。サイドウ オール形成材料48を形成するための熱処理と、下層電 極突起28が含有する不純物を拡散及び活性化させるた 20 めの熱処理とはそれぞれ別工程で行なうようにしても良

【0099】(サイドウォール形成材料をダミーパター ンを介しエッチングしてpolySi下層電極突起の側 壁からダミーパターンの側壁にわたってサイドウォール を形成する工程)次にこの実施例では、異方性エッチン グにより、下層電極突起28の側壁28a及びダミーパ ターン26の側壁26 aのサイドウォール形成材料48 は残存させるようにして、サイドウォール形成材料48 壁28 aからダミーパターン26の側壁26 aにわたっ てサイドウォール50を形成する(図17(B))。サ イドウォール50は、側壁28a及び26aに残存させ たサイドウォール形成材料48から成る。

【0100】(ダミーパターンを除去する工程)次にこ の実施例では、下層電極突起28及びサイドウォール5 0は実質的にエッチングしないように、選択的に、ダミ ーパターン26をエッチング除去する(図18 (A)).

【0101】ここでは、下層電極突起28はドープトp olySi、サイドウォール50はドープト若しくはア ンンドープpolySi、及び、ダミーパターン28は SiO2 から成るので、任意好適な組成のエッチャント 例えばフッ酸を用いてウエットエッチングを行なうこと により、ダミーパターン28を選択的にエッチング除去 できる。

【0102】(ダミーパターンの除去後、サイドウォー ル上にキャパシタ絶縁膜及び上層電極を形成する工程) 次にこの実施例では、サイドウォール50上に順次に、

用の導電性膜36を形成する(図19(A))。

16

【0103】ここでは、サイドウォール50上に、低圧 CVD法により膜厚100Å程度のSiN絶縁膜34を 積層する。次いで、このSiN絶縁膜34上に、低圧C VD法により膜厚2000Å程度のアンドープpoly Si膜を積層する。然る後、このアンドープpolyS i膜に、気相拡散法により不純物を拡散させて、ドープ トpolySi膜から成る導電性膜36を得る。ドープ トpolySi導電性膜36は、当該膜36に電極とし ての導電性を付与するための不純物を含有する。例え ば、POC13の蒸気中にp-Si基板10を保持し て、気相拡散により、PをアンドープpolySi膜中 に拡散させて、ドープトPolySi導電性膜36を形 成すれば良い。

【0104】次いでホトリソ及びエッチング技術を用い て、ドープトpolySi導電性膜36及びSiN絶縁 膜34を順次にエッチングして、ドープトpolySi 上層電極38及びSiNキャパシタ絶縁膜40を形成 し、メモリキャパシタ52を得る(図19)。

【0105】メモリキャパシタ52は、基板10に形成 したメモリトランジスタ12上に層間絶縁膜20を介し て設けた下層電極突起28と、この下層電極突起28上 に順次に設けたキャパシタ絶縁膜40及び上層電極38 とを備えて成る。

【0106】この実施例によれば、ダミーパターン26 上にアモルファスSiサイドウォール形成材料46を積 層した後、アモルファスSiサイドウォール形成材料4 6を結晶化してpolySiサイドウォール形成材料4 8を形成するので、polySiサイドウォール形成材 をエッチング除去し、これにより下層電極突起28の側 30 料48と下層電極突起28との密着強度を高めることが できる。従ってこのpolySiサイドウォール形成材 料48を異方性エッチングによりエッチングしてサイド ウォール50を形成することにより、下層電極突起28 との密着強度の高いサイドウォール50を得ることがで きる。これがためサイドウォール50は、下層電極突起 28から剥離しにくくなるので、メモリキャパシタ52 を歩留り良く形成できる。

【0107】尚、この実施例では主面10aに対し垂直 に切り立った形状の側壁28aを有する下層電極突起2 40 8を形成するようにしたが、これに代えて請求項1記載 の発明の第一実施例と同様に、基板10の主面10aに 覆い被さるようなオーバーハング状の側壁28aを有す る下層電極突起28を形成するようにしても良い。オー バーハング状とすることにより、より一層の歩留り向上 を望める。このようなオーバーハング状の側壁28aの 形成は、ドライエッチングのエッチング条件例えばエッ チングガスの組成を調整することにより、達成できる。 【0108】この場合にも、ドープトpolySi下層 電極突起28は逆テーパ状(逆円錐台状)の柱状突起と キャパシタ絶縁膜形成用の絶縁膜34及び上層電極形成 50 し、この突起28の周回り全周にわたってオーバーハン

グ状の側壁28aを形成するのが好ましい。オーバーハ ング状の側壁28aと主面10aの法線Hとが成す角度 α (図5 (A) 参照) は、サイドウォール50が下層電 極突起28から剥離したときにサイドウォールを側壁2 8に引っ掛けてサイドウォールの脱落を防止できる程度 であれば良い。

【0109】またサイドウォール50が下層電極突起2 8から剥離したときにサイドウォールを側壁28aに引 っ掛けてサイドウォールの脱落を防止できるのであれ ば、下層電極突起28の側壁28aの一部をオーバーハ 10 実施例の説明に供する工程図である。 ング状の側壁28aとし残りの側壁28aを主面10a に対しほぼ垂直な壁としても良い。

【0110】発明は上述した実施例にのみ限定されるも のではなく、従って各構成成分の形成材料、形成方法、 積層個数、寸法、形状或はそのほかの条件を、発明の趣 旨の範囲内で任意好適に変更できる。

[0111]

【発明の効果】上述した説明からも明らかなように、請 求項1記載の発明のメモリキャパシタの形成方法によれ ば、下層電極突起の側壁は基板に覆い被さるようにオー 20 する工程図である。 バーハング状に傾斜しており、このオーバーハング状の 側壁にサイドウォールを形成する。従ってサイドウォー ルが下層電極突起から剥離するようなことがあっても、 サイドウォールはオーバーハング状の側壁に引っ掛かる ので、サイドウォールが下層電極突起から抜け落ちるの を防止できる。これがためメモリキャパシタの歩留りを 向上できる。

【0112】また請求項2記載のメモリキャパシタの形 成方法によれば、アモルファスSiサイドウォール形成 材料を結晶化した後に、ダミーパターンを除去する。従 30 ってダミーパターン除去の際には、polySi下層電 極突起の側壁と一体になったpolySiサイドウォー ルが形成されている。従って下層電極突起とサイドウォ ールとの密着性を向上させた状態で、サイドウォールを 除去できるので、サイドウォールは下層電極突起から剥 離しにくくなる。これがためメモリキャパシタの歩留り を向上できる。

【図面の簡単な説明】

【図1】(A)及び(B)は請求項1記載の発明の第一 実施例の説明に供する工程図である。

【図2】(A)及び(B)は請求項1記載の発明の第一 実施例の説明に供する工程図である。

【図3】(A)及び(B)は請求項1記載の発明の第一 実施例の説明に供する工程図である。

18 【図4】(A)及び(B)は請求項1記載の発明の第一 実施例の説明に供する工程図である。

【図5】(A)及び(B)は請求項1記載の発明の第一 実施例の説明に供する工程図である。

【図6】(A)及び(B)は請求項1記載の発明の第一 実施例の説明に供する工程図である。

【図7】(A)及び(B)は請求項1記載の発明の第一 実施例の説明に供する工程図である。

【図8】(A)及び(B)は請求項1記載の発明の第二

【図9】(A)及び(B)は請求項1記載の発明の第二 実施例の説明に供する工程図である。

【図10】(A)及び(B)は請求項1記載の発明の第 二実施例の説明に供する工程図である。

【図11】(A)及び(B)は請求項1記載の発明の第 三実施例の説明に供する工程図である。

【図12】(A)及び(B)は請求項1記載の発明の第 三実施例の説明に供する工程図である。

【図13】請求項1記載の発明の第三実施例の説明に供

【図14】(A)及び(B)は請求項2記載の発明の実 施例の説明に供する工程図である。

【図15】(A)及び(B)は請求項2記載の発明の実 施例の説明に供する工程図である。

【図16】(A)及び(B)は請求項2記載の発明の実 施例の説明に供する工程図である。

【図17】(A)及び(B)は請求項2記載の発明の実 施例の説明に供する工程図である。

【図18】(A)及び(B)は請求項2記載の発明の実 施例の説明に供する工程図である。

【図19】請求項2記載の発明の実施例の説明に供する 工程図である。

【符号の説明】

12:メモリトランジスタ

20:層間絶縁膜

26、44:ダミーパターン

28:下層電極突起

28a:オーバーハング状の側壁

32、50:サイドウォール


40 38:上層電極

40:キャパシタ絶縁膜

42、52:メモリキャパシタ

46:アモルファスSiサイドウォール形成材料

48:polySiサイドウォール形成材料




20: SiO₂ 層間絶縁膜 20a.22a: コンタクトホール 22: SiNエッチングストッパ

実施例の説明に供する工程図


28: SiO₂ ダミーパターン

実施例の説明に供する工程図


124



実施例の説明に供する工程図




実施例の説明に供する工程図





実施例の説明に供する工程図


実施例の説明に供する工程図


【図17】















48: p o l y S i サイドウォール形成材料

実施例の説明に供する工程図

.





実施例の説明に供する工程図

52:メモリキャパシタ

実施例の説明に供する工程図